搜索
培训中心
全部分类
详情
天津市集成电路行业协会、天津市集成电路设计中心、天津市集成电路设计技术培训中心、Cadence公司携手于2010年3月12日联合举办《2010年Cadence纳米集成电路设计新技术研讨会》，研讨会将着重介绍世界纳米集成电路设计技术的较新进展及Cadence®新技术解决方案，与会者更有机会和来自Cadence的技术专家共同探讨技术难题，交流设计心得。有感兴趣，愿意参加此次研讨会的企业，请于下周三中午前（2010年3月10日）将参加人员的姓名及相应的联系方式填入报名表中传真或发邮件给我们，以便我们做好相应的安排，欢迎大家积极报名参加！
研讨会地址：天津华苑产业区海泰发展六道6号海泰绿色产业基地G座905-906室天津市集成电路设计中心培训室
时间：2010年3月12日全天（报名表、日程安排详见通知后附件）
天津市集成电路行业协会
天津市集成电路设计中心
2010年3月4日
附件：
1，日程
9:30 AM - 10:00 AM What’s Hot and New about IC?
10:00 AM - 11:45AM Solve your Custom Design Challenges with Cadence Virtuoso® platform
• OpenAccess database
• Introduction to IC61
• Simulation & Verification
• Silicon Analysis
11:45AM - 1:00 PM Lunch
1:00PM - 2:00PM Digital IC Part I: Front-End (Logic) Design with Cadence Logic Design Team solution
• Chip Planning Solutions with CPS
• Conformal Products Update
• Design for Test with RC/Test Update
• Design for Low Power with RC/CPF
2:00PM – 3:pm Digital IC Part II: Physical Implementation with Cadence Encounter® platform
• LP implementation with CPF
• Digital Mixed Signal Design using EDI
• Advanced Technology for 32nm and below
• Digital GHz Designs with over 100 MGates
3:00PM - 4:00PM Packaging Design with Cadence Allegro® PCB and Packaging Design Solution
• System in Package (SiP) Introduction and Development Trend
• IC Packaging Basics
• IC Packaging Technology Evolution
• System in Packaging (SiP) Development
• What’s SiP
• SiP Future & Benefits
• SiP Development Trends
• What’s Co-design
• SiP Design Flow & Challenges
4:00PM - 5:00PM Enterprise Plan-to-Closure Methodology based on Cadence Incisive® Platform
• Enterprise Manager
• VIP Portfolio
• Verification Acceleration and Emulation
2，报名表
研讨会报名登记、签到表
|
序号
|
姓 名
|
工作单位
|
通讯地址
|
联系电话
|
E-MAIL
|
签名
|
午餐
|
|
1
|
|
|
|
|
|
|
|
|
2
|
|
|
|
|
|
|
|
|
3
|
|
|
|
|
|
|
|
|
4
|
|
|
|
|
|
|
|
|
5
|
|
|
|
|
|
|
|
|
6
|
|
|
|
|
|
|
|
联系方式
关注我们
