天津市集成电路行业协会
搜索
搜索
天津市集成电路行业协会诚邀优秀人才加入
天津市集成电路行业协会诚邀优秀人才加入

培训中心

全部分类

相关资讯

暂时没有内容信息显示
请先在网站后台添加数据记录。
/
/
/
2013年5月9-10日Low Power Flow HLD (Front End)培训

2013年5月9-10日Low Power Flow HLD (Front End)培训

  • 分类:培训信息
  • 作者:
  • 来源:
  • 发布时间:2013-05-03 17:34
  • 访问量:

【概要描述】

2013年5月9-10日Low Power Flow HLD (Front End)培训

【概要描述】

  • 分类:培训信息
  • 作者:
  • 来源:
  • 发布时间:2013-05-03 17:34
  • 访问量:
详情
各IC企业及IC工程师,您好!
     
     天津滨海集成电路设计服务中心将于2013年5月9日至10日两天举办Synopsys公司“Low Power Flow HLD (Front End)的培训课程, 培训由公司Synopsys经验丰富工程师主讲,以讲课和实验穿插进行,欢迎各企业IC工程师报名参加。
    由于要提前安排教材,请大家在下周一中午之前把申请表发给我。谢谢! 
Overview
In this workshop, you will perform high-level design steps necessary to synthesize, analyze, and
verify a multi-voltage design with shutdown requirements using the IEEE 1801 UPF-based
Synopsys Eclypse Low-Power Flow. You will:
• Identify the library requirements to implement a MV low-power design
• Create, modify, interpret, and apply power-intent (UPF) files
• Correctly specify PVT requirements for MV low-power optimizations
• Perform low-power RTL synthesis using top-down and hierarchical UPF methodologies
• Generate a gate level design that is MV-clean
• Insert power-domain aware scan chains
• Check for logic equivalence of RTL and gate-level designs
• Conduct static timing analysis on the pre-layout design
• Analyze average and peak power consumptions
• Verify the results of running MV rule checks on the gate-level design
Objectives
At the end of this workshop, using the Front-End Synopsys Eclypse Low-Power Flow, you should
be able to perform the following high-level design objectives:
• Create, interpret, and apply UPF files that capture the stated power intent requirements
• Synthesize designs for the power intent and power-optimization requirements using
both top-down and hierarchical UPF methodologies
• Describe the effect of performing a supply-net-aware always-on synthesis
• Insert scan chains taking into account the existing power domains while minimizing
switching activity
• Ensure that the gate-level design is MV clean
• Ensure equivalence checking of logic functionality between RTL and gate- level using the
design and UPF files
• Perform static timing analysis
• Generate peak and average power analysis reports/waveforms
• Analyze gate-level design for MV rule violations
• Write out all needed files for physical implementation
 
 
报名方式:填写培训申请表(见附件)。
 
课程简介:
 
培训日期:2013年5月9日至10日(食宿自理)
上课时间:上午9:00-12:00  下午1:00-5:00
地 点:天津开发区第四大街80号天大科技园A1座2楼
联系人:张金建
电 话: 13752399226
邮 箱: zhangjj@innovateda.org

培 训 申 请 表

参加课程名称:

 

企/事业单位名称:

 

企/事业单位地址:

 

参加培训人数:

 

参见培训人员姓名:

 

联系人姓名:

 

电话:

 

传真:

 

E-mail:

 

备注:

 

 

 

注:

  1. 请认真填写上述信息;
  2. 关于培训费用将以上述参加培训人数为计算基数,且一旦确认将不得更改,因此所造成的经济损失本中心概不负责;
  3. 请将申请表格加盖单位公章后,以传真或邮寄方式返回本中心,如以传真形式则在人员报到时出示原件;
  4. 本中心享有最终解释权
客服热线
022-83945506 022-83945506
服务时间:
8:00 - 18:00
客服组:
在线客服

联系方式

关注我们

天津市集成电路行业协会