天津市集成电路行业协会联合举办西门子EDA技术研讨会—新技术和解决方案助力您的复杂芯片一次成功

【概要描述】

分类：要闻
作者：
来源：
发布时间：2021-09-10 17:34
访问量：

详情

　　随着5G/AI/Cloud/IoT的发展，大量数据和快速运算对算力和存储需求的不断攀升，模拟及混合信号芯片也得到了越来越广泛的应用,这些都推动着芯片工艺不断的演进，对芯片的设计和验证都提出了极高的要求，对芯片良率和可靠性也不断带来新的挑战。

　　如何在统一的平台上灵活搭建出符合设计需求又容易使用的开发环境，如何确保模拟域和数字域的交互不会造成功能错误，以及如何确保版图符合设计/生产的规范和可靠性要求，以更快的速度、更具成本效益的方式开发出更出色的产品成为当今电子设计领域面临的重要课题。

　　为贯彻落实《*集成电路产业发展推进纲要》和《新时期促进集成电路产业和软件产业高质量发展的若干政策》，推动“中国芯”集成电路产教融合基地的建设，培养设计人员更好地掌握较新的技术和设计工具、方法，增加设计人才供给，天津市芯火双创基地联合西门子EDA(前Mentor)邀您共同探讨芯片发展的较难挑战、较热趋势、新技术以及较有效解决方案，帮助物联网、人工智能、汽车电子、SoC、先进半导体等领域内的工程师们攻克设计难题，从而先人一步、决胜千里。

通过本次研讨会，您将了解到：

半导体业界的较新动态和芯片发展的较新状况及技术展望

　　基于高速模拟~(Analog FastSpice)的新一代数模混合~工具提供完整的高精度模拟混合电路~解决方案，配置能力强，可以提升速度2-6倍，并保证~精度。

　　基于机器学习算法的先进芯片良率验证方法学可以快速准确解决模拟/混合信号设计中的良率问题。

　　基于Tanner平台的模拟及混合信号芯片全流程开发环境，L-Edit中的版图设计及验证

　　复杂芯片物理验证及Chip Finishing流片验证方面的各种挑战及解决方案，包括如何运用新技术优化验证流程快速准确地实现芯片物理验证，竞逐产品上市时间窗口。

　　优化版图图形以提升设计性能、满足芯片良率的新技术，以及良率Pre-Silicon Layout Analysis技术及流程，Post-Silicon良率问题诊断和Diagnosis-Driven-Yield-Analysis机器学习技术等等。

　　芯片的ESD、EOS、跨电源域的信号线，复杂的ERC和其他一些可靠性要求，以及Fab的通用解决方案和较新的芯片可靠性（reliability）验证解决方案等。

　　精彩内容不容错过，期待您拔冗出席，面对面交流，共话IC！

组织单位：

西门子EDA(前Mentor)

天津市芯火双创基地