天津市集成电路行业协会
搜索
搜索
关于集成电路企业优惠政策申请的提醒
关于集成电路企业优惠政策申请的提醒

培训中心

全部分类

相关资讯

暂时没有内容信息显示
请先在网站后台添加数据记录。
/
/
/
先进IC设计技术研讨会

先进IC设计技术研讨会

  • 分类:培训信息
  • 作者:
  • 来源:
  • 发布时间:2009-05-04 17:34
  • 访问量:

【概要描述】

先进IC设计技术研讨会

【概要描述】

  • 分类:培训信息
  • 作者:
  • 来源:
  • 发布时间:2009-05-04 17:34
  • 访问量:
详情
先进IC设计技术研讨会
 
   天津市集成电路设计中心、天津市集成电路行业协会、天津大学ASIC设计中心携手全球先进的电子设计自动化(EDA)公司 – Cadence公司, 诚邀阁下出席在天津市集成电路设计中心举办的先进IC设计技术研讨会。籍此良机, Cadence公司经验丰富技术专家将与您共同探讨起首进的IC设计流程,并将进行实际电路演示, 相信本次研讨会定会使您有所收获! 
技术亮点:
个人消费电子和无线产品已经成为当今世界电子市场的主导力量。这些设备对于新功能和特性的无止境的要求促进了混合信号应用设备的*的发展。随着复杂性正不断提高,工程师需要应对紧迫的上市时间和对良品率敏感的纳米设计。企业也必须在有限的预算和工程师数量下克服所有这些障碍。实现团队需要一种全新的方法,以解决在高工艺节点下与高产量、高性能SoC设计相关的各种问题。当今的大型芯片通常还混合了模拟和数字电路,要成为效率高率的设计师,就要有在相同环境中解决两种设计任务类型的能力。 Cadence的AMS混合信号电路设计解决方案为全球工程师提供了AMS设计的较佳平台。
Cadence Encounter 数字IC设计平台提供了纳米级SoC设计所需的多方面的技术,帮助逻辑设计和物理实现团队快速完成高质量的芯片。 而Cadence Incisive 平台提供了较快较有效的方式检验大型复杂芯片。它确保你的产品符合规范,~了开发过程中的生产力、可预测性和质量风险,从而能够及时推出没有缺陷的产品。
会议日期:2009年5月14日,星期四
会议地点:天津市集成电路设计中心培训室
会议地址:天津华苑产业区海泰发展6道6号海泰绿色产业基地G座9层培训室
  
天津市集成电路设计中心
天津市集成电路行业协会
天津大学ASIC设计中心
Cadence公司
日程安排
9:00-9:30 签到
9:30-10:00 Semiconductor Market Overview (半导体市场发展趋势)
10:00-11:30 Cadence Technology Update (Cadence新技术)
11:30-13:00 Lunch 午餐
13:30-17:00 专题一:Verification/Digital IC Solutions(验证、数字IC解决方案)
            专题二:A/MS Design Solution (模拟和混合信号设计解决方案)
17:00-17:10 抽取奖品活动 
 
专题一涉及的技术内容: 
13:30-17:30
1. Verification update-- Felix Cha
2. Low Power Techniques Introduction
3. Cadence Low Power Solution overview 
4. Common Power Format
5. Low Power Architecture Design with InCyte Chip Estimator (ICE)
6. Low Power Verification with Incisive Enterprise Simulation (IES)
7. Low Power Logic Synthesis with Encounter RTL Compiler (RC)
8. Low Power Physical Implementation with Encounter Design Implementation System (EDI)
9. Low Power Verification with Encounter Conformal Low Power (CLP)
10. Technical Discussion 
 
专题二涉及的技术内容,
13:30 - 17:30
1: Mixed-Signal Design overview
2: Cadence Mixed-Signal Design solution
3: Analog and Mixed-Signal design Environment
4: SPICE Simulation and Turbo Technology
5: Mixed-Signal Simulation Methodology
6: Full-Chip transistor level Verification
7: Fast Physical Layout implementation
8: Accuracy and powerful Physical Verification
9: Parasitic Extraction and Back-annotation technology
10:Technical Discussion
Cadence公司开通了会议网上报名系统,请登录下面网址,在线注册!
客服热线
022-83945506 022-83945506
服务时间:
8:00 - 18:00
客服组:
在线客服

联系方式

关注我们

天津市集成电路行业协会