1.Apple第六代A系列处理器A9揭密；

2.八核已满足不了英特尔要开发十核芯片；

3.工研院：IC设计将两极化发展；

4.三大新技术能否改善IC设计中的功耗、性能和面积？

5.汽车应用成为IC市场成长较快领域；

6.力拓IoT市场版图　传感器制造商加速新品布局

 

老杳推出个人微信公共号，主推原创及重大突发事件分析，点击文章末端“阅读原文”或长按 laoyaoshow 复制微信公共号搜索添加关注。

 

1.Apple第六代A系列处理器A9揭密；

 

A9基本上是一个以FinFET制程打造之苹果(Apple)第六代A系列应用处理器的故事，但它更进一步透露的是Apple在半导体设计上的雄心壮志 ──Apple*代的A4处理器是在2010年问世，当时被认为与一款三星(Samsung)处理器有很多共同点；接下来的A6则让我们看到客制化的 Apple自家设计CPU，直到现在仍被认为是一项丰功伟绩。

 

A6的下一代A7迈向了64位元运算；A7展现了一些有趣的设计决策，因为没有同一 系列的A7X。Apple藉由A7为iPad Air与iPhone 5s设计了单一处理器，虽然这两款装置所支援的画素有四倍的差距；此外iPhone 5s配备了TouchID功能，iPad Air则无。

 

以制程的角度来看，我们已经从较开始采用45奈米的A4，前进到了采用14奈米与16奈米双供应来源的A9。

 

Apple的A4处理器(左)以及A9处理器的晶片特写

（来源：MuAnalysis与Chipworks）

 

Apple 的高层对于A9的诞生似乎特别兴奋，在今年9月9日的发表会上对技术细节有不少着墨，包括提到7000系列的铝合金，以及应用于让显示器玻璃与摄影机影像 感测器内画素之间深度沟槽隔离的离子交换制程。而且笔者觉得比起前几代处理器，有更多注意力被放在A9上，并非强调GHz与核心数，而是性能与整合度。

 

在 该场产品发表会上，Apple经验丰富行销副总裁Phil Schiller比较了A9X与A8和其他A系列处理器的性能，而且首度提到了“桌上型电脑的等级”，以及“游戏机的等级”等形容。接着介绍了A9的更多 细节，包括它是64位元CPU，拥有全新的电晶体架构，而且是“针对现实世界的应用较佳化”。

 

Apple的A9处理器是64位元

（来源：Apple）

 

64位元并不令人惊讶，而它的“全新电晶体架构”应该是指FinFET，而且经证实是同时采用了台积电(TSMC)与三星的制程；以下是台积电生产之A9的FinFET横切面。

 

台积电生产之A9的FinFET横切面

（来源：Techinsights）

 

在该场9月9日举行的发表会上，我们也从简报中看到了A9的晶片影像(如下图)；其中部分主要功能区块有被标示出来，虽然电路是模糊的、而且晶片的边缘也看不出来，却是笔者印象中Apple*次展示晶片。

 

Apple在简报中展示了A9的晶片影像

（来源：Techinsights）

 

有趣的是，以上的影像不只是有金属导线的晶片成品影像，而是深入至电晶体或基板等级的裸晶影像；这显示他们要展现A9的基础架构，可从中看到内含双核心CPU，6核心GPU，两个大面积的记忆体区块，以及M9运动协同处理器(MCP)，而MCP也是被特别强调的功能。

 

从Apple的介绍能看到很多有关A9的有趣特性，首先它维持了双核心CPU的型态──这已经是连续四代Apple处理器的架构；它可能也支援使用针对特殊任务或程序之电路的假设，这种特定的硬体线路或“功能区块”，可~CPU的负担。

 

此外也可看出A9的GPU似乎占据较大的晶片面积；现在看来在发表会上亮相的模糊画面晶片，是三星制造的A9。下面可以看到三星产A9的清晰影像，该晶片面积为8.7mm x 10.7 mm，也就是94 mm2，其CPU、GPU、SRAM与M9等部分已经标示出来。

 

A9处理器显微影像

（来源：Chipworks）

 

从 上图的整体晶片面积以及大略的功能区块标示，我们可以计算出各部分的面积；下方的表格是A系列处理器的比较。A9的CPU约占据13 mm2或整体晶片面积的14%；六核心GPU则占据据约27 mm2，或晶片整体面积的29%，约是CPU区域的两倍。两个大面积的记忆体(SRAM)区块总计约4.3 mm2，占据整体晶片面积的5%。

 

将CPU与GPU的占据比例与前几代的A系列处理器比较，会发现A9的CPU区块比例是属于较低的，GPU比例却是较高的；而事实上从下表可以看出，A9是单一非“X”处理器有这么高比例GPU面积的，可见该晶片确实耐人寻味。

 

A系列处理器各功能区块占据晶片面积

（按此连结放大图片）

 

高 整合度是A9另一个值得注意之处，M9 MCP则是*个展现该处理器整合度的案例；M9是Apple的第三代MCP，*代则是M7，首度出现在iPhone 5s；M7被辨认出应该是来自NXP ，分析师认为那是为Apple客制化的元件。接下来的M8也是NXP的元件。

 

至于M9则非独立的晶片，据推测，那是NXP与Apple之间的某种IP授权协议，让后者能将NXP的IP整合到A9处理器；较后，该整合的MCP似乎借用了A9的CPU周期。另一个A9可能整合的是快闪记忆体控制器，但目前这尚未能证实。

 

编译：Judith Cheng

 

(参考原文： Apple’s A9: Story Within A Story，by Paul Boldt)

eettaiwan

 

2.八核已满足不了英特尔要开发十核芯片；

 

腾 讯数码讯（文心）据Digital Trends网站报道，尽管Skylake是英特尔推出的一款成功的芯片，玩家还是把目光瞄准了X99芯片组以及高端、多核处理器的升级版产品。如果传言 属实，传言中的Broadwell-E系列芯片将包含一款集成有10个内核、能同时运行20个线程的处理器。

 

据悉，Broadwell-E将包含 有4款处理器，其中较有趣的一款被称作i7-6950X，集成有10个内核，支持超线程技术，包含有25MB L3缓存，基础时钟频率为3.0GHz；第二款被称作i7-6900K，集成有8个内核和20MB L3缓存，基础时钟频率为3.30GHz。另外两款处理器分别被称作i7-6850K和i7-6800K，集成有6个内核和15MB L3级缓存，基础时钟频率分别为3.6GHz和3.4GHz。

 

Digital Trends表示，消息称全部这4款处理器都兼容LGA2011-v3接口。这意味着，用户可以方便地利用新款处理器升级原来配置X99芯片组的计算机。

 

当 然，在PC玩家眼中，这些处理器属于较好。目前尚不清楚这些处理器的价格和发布时间。鉴于Haswell-E处理器发售时间为2014年8月份，因此预计 英特尔在未来6个月内公布Broadwell-E并非是不合理的。十核6950X处理器的零售价不会低于1000美元(约合人民币6366元)，因为八核 5960X芯片的价格仍然在1000美元上下。

 

3.工研院：IC设计将两极化发展；

 

物联网（IoT）趋势来临，台湾半导体厂面临转型挑战。工研院较新半导体业趋势报告表示，随物联网产品少量多样的模式确立，未来台湾IC设计业将呈两极化发展，并需要产学界共建创新交流平台。

 

工研院产业经济与趋势研究中心（IEK）系统IC与制程研究部分析师范哲豪表示，产业朝物联网转型正带来新挑战，因物联网应用广，两岸都出现瞄准车联网或医学电子等利基领域发展的小型IC设计公司。

 

例如中国大陆境内就有500家以上IC设计业者，规模成长快速，直逼联咏和联发科。如今中国十三五计画草案力推资通讯发展，IC设计业者将如雨后春笋般冒出。

 

范 哲豪指出，物联网也将改变全球IC设计业生态，根据2014年全球IC设计业调查，目前高通和博通等美系晶片厂稳坐全球手机晶片龙头，综合市占率逾 60％，台厂市占率约20％，中国厂商约10％。随物联网应用兴起和变化，今年起全球IC设计业者的市占率排名可能重新洗牌。

 

基于以上趋势，工研院报告指出，未来台湾IC设计业将呈两极化发展，大厂必须在高阶制程差异化，负责提供平台和整合服务，小厂则必须走向车电、医电或智慧家庭等利基领域开发产品，寻求物联网市场的适合定位。

 

由于物联网亟需跨业合作，工研院建议产学共建新兴应用平台，促进物联网应用的跨业交流。特别是物联网仍缺乏统一标准，台厂应改变过去订定规格才开发技术的思维，积极参与标准制定的联盟及讨论，避免晚进市场，稀释利润。经济日报

 

4.三大新技术能否改善IC设计中的功耗、性能和面积？

 

作者：Yorbe Zhang

两岸的IC设计公司在先进制程节点晶片设计和其复杂度的进展令全球半导体界瞩目。于此同时，对先进EDA工具的需求也持续上升。

 

Cadence在今年上半年推出了Innovus设计实现系统，称其为新一代的实体设计实现解决方案，使系统开发人员能够在先进的16/14/10奈米FinFET制程以及其他成熟的制程节点上交付较佳功耗、性能和面积(PPA)指标的设计。

 

2015年10月中旬，我拜访了Cadence位于美国矽谷的总部，与Cadence公司设计实作产品事业部的产品管理总监Vinay Patwardhan就如何进一步加速IC上市并同时提高PPA指标进行了面对面的交流。

 

Patwardhan 于2013年加入Cadence，他积极参与了为市场带来新的Signoff及数位实现工具的工作。在加入Cadence之前，他曾在Synopsys、 Magma、Sun Microsystems以及Texas Instruments任职，担任支援并设计高性能微处理器和ASIC的不同管理角色。

 

作者与Vinay Patwardhan在Cadence美国总部

 

为什么Cadence要投资新的数位实现工具？

 

在过去的4~5年里，我们见证了产业中数位IC技术的巨大变化。关于周转时间(turnaround time)、功耗、性能和面积较佳化都具有更严峻的挑战，而这些挑战使设计EDA工具变得越来越复杂。

 

我们收到一些客户的回馈，他们很努力的在寻找解决方案以说明其设计新的晶片系统。Cadence已经具有一些基础架构的工具，我们如何才能真正的创新并且把其发展到下一个解决客户实际需求的工具？这对我们确实是个挑战。

 

我 们看到对资料中心、物联网、汽车、通讯设备、尤其是行动运算领域的晶片需求在不断增长。为了适应上述市场的变化，我们把开发工具在应用环境和技术上作了改 进，来解决诸如周转时间、面积和功耗方面的挑战。同样的，晶片在制造环节的每个技术节点变得越来越小也是一个挑战，必须关注每一个不同制程节点的设计。

 

这 就是Cadence为什么要开发新的数位实现软体工具的原因。因为在这个过程中我们看到了市场在不断扩大，并且我们的解决方案可以真正的服务我们的客户。 Cadence传统上有一系列很好的模拟设计工具，投资于数位实现技术使得我们得以强化这些模拟工具，并且提供一套完整的解决方案来因应那些挑战。

 

设计挑战引发对新工具的需求

 

采用FinFET设计的晶片规模会很大，Cadence将如何应付更大、更复杂的晶片设计？

 

几年前，工程师在设计IC时会用2,000至3,000万闸(gate)。现在如果使用FinFET，尺寸会变得更小，速度变得更快，能够放在一个晶片上的配置显着增加。现在，SoC设计已进入到1亿至1.2亿闸的时代。当采用FinFET制程时，设计规模将变得更大。

 

以前，一个分区模组(partition)的容量通常为0.7百万到1百万的闸。但是现在，在晶片整体具有1.2亿闸的情况下，你需要上百个分区模组，而且管理也变得非常复杂。所以我们需要更大的容量，以及能够承载更大容量的先进技术。

 

我们要做的就是设计一个能够大规模平行运算的架构使它能够处理尽可能多的分区模组或闸，并且将它们聚集到至少一个分区模组里以同步运作。晶片变得越来越智慧并且需求量越来越大，我们有技能、技术和多种方式来处理容量很大的分区模组。

 

我们必须在核心演算法上做改变，因为这些FinFET晶片的特性跟以前大不相同，比如闸的结构、密度等。为了运算功率或FinFET晶片的面积，以前的一些核心演算法也增加它的功能来支持平行运算。

 

平 行运算需要多执行绪、多核心和分布处理能力。其中，分散式处理(distributed parallel solution)可以采用不同的计算设备，可具备数百个CPU，我们就可以同时处理大量的分区模组。实际上，我们看到一些客户正在推动5百万以上 instance的分区模组。事实上，Cadence已可以支援具有16个CPU、分区密度达1千万 instance的模组。这就是我们所介绍的核心技术以及其的主要不同点。

 

Innovus系统概念图

 

FinFET制程也许可以推动PPA。那么，Cadence的工具又如何提升PPA？在动态功耗方面又如何较佳化？

 

通常来说，当制程由平面转移到FinFET时，你必须较佳化PPA中的功耗性能和面积。而FinFET元件本身就有面积优势以及更快更好的转换速率。

 

较 初推出FinFET的动机有两个：一是节省晶片30%的功耗，二是减小面积，进而提高性能。所以FinFET晶片的功耗较佳化跟以往的平面制程晶片有显着 的差别。以前我们必须要较佳化两个部分：动态功耗和漏电功耗，尤其是漏电功耗，因为沟道变得越来越小。但现在FinFET本身就解决了漏电功耗的问题，动 态功耗就变成一个非常重要的问题。

 

易用性高的设备有多种多样的模式。比如手机有待机模式，那时漏电功耗就成为主要的问题，而当动态功耗变得越来越重要时，它就成为较主要的模式。所以，现在不能再仅仅只是较佳化动态功耗或者漏电功耗，你必须要较佳化整个功耗。

 

当较佳化整个功耗时你需要一些智慧工具来识别晶片的状态，然后才能做出较佳化动态功耗或者漏电功耗的正确决定。

 

动态功耗对于FinFET变得十分重要。我们在Innovus数位工具中特别提供一个平滑的节点控制(node control)来较佳化漏电，同时较佳化动态功耗，并贯穿整个过程。这就是Innovus采用的功耗较佳化技术。

 

上 面提到了功耗部分。就性能和面积而言，Cadence也有一些特别的产品。功耗较佳化是一方面，另一方面Innovus和Genus合成解决方案可分享一 个共同的布局引擎(GigaPlace engine)。同时，slack可用来驱动布局引擎以改善PPA。另外，slack驱动布线演算法(slack driven routing)能尽早处理讯号完整性并改善布线前后的关联性。这些布线引擎是全新重写的，并且可以同时应用于Innovus和Genus。

 

Genus是一个RTL合成和实体合成工具。结合Genus的工作，Innovus已经有一个非常好的起点，设计人员可以在Innovus中更好地进行布线工作。这时，由于前期已做了很多的决策，就对后端的布线、较佳化等工作带来巨大的益处。

 

Innovus所采用技术的总结

 

除 了功耗较佳化和布线技术以外，第三个提升PPA的关键新技术是时脉同步较佳化(CCOpt)。它所做的工作是同步较佳化时脉和资料通路，这是一个十分关键 的时序技术。对于FinFET和更先进的制程节点来说，相关性变得非常重要。这项技术将会?明你提升晶片上不同Process Corner的时序性能，改善PPA中的功耗和面积性能。

 

作为一个总结，Innovus以及Genus等工具的特性包括它们可以共用引擎与紧密相关。

 

同时，对比市场上其他工具，透过结合使用前面提及的三个主要新技术，Innovus可以提供10%至20%的PPA性能提升。

 

Cadence将如何更好地帮助两岸的半导体公司？

 

在过去的3~4年里，据我所知，在行动设备和IoT设备领域里，两岸的半导体公司取得了显着的进步，这些应用对控制功耗、面积的经验都有非常高的要求，比如手机核心、处理器等，也需要能够解决提升晶片PPA的工具。

 

Cadence与众多晶圆代工厂紧密合作。晶圆代工厂对工具的认可具有严格的要求，我们与晶圆厂有标准的确认程式。理想情况下，IC设计公司在需要使用一款工具之前，Cadence已经和晶圆厂完成了工具的认证工作和参考设计流程。

 

我 们和晶圆厂合作夥伴拥有共同的客户。我们确定半导体公司，尤其是两岸的半导体公司，透过这些工具能获取一些更有价值的资讯和经验，并且在短期内可以生产出 具有竞争力的产品。我想我们与两岸的IC设计公司一样正在面对一些相似的问题：合并在不断发生，有能力的公司变得更加强大，一些初创公司就面临着要在短期 内迅速发开出有竞争力的产品的挑战。Cadence的工具，无论从类比、数位以及先进的技术，都适用于新公司或已成熟的公司。

 

我们期望从现在到2020年，Cadence会更多地与两岸的IC设计公司合作，尤其在行动运算和IoT领域。

 

eettaiwan

 

5.汽车应用成为IC市场成长较快领域；

 

市场研究机构IC Insights的较新报告显示，汽车产业对半导体晶片的需求成长率高于其他应用领域，同时间包括电脑与消费性电子等传统上是晶片应用主流的领域则成长乏力；而亚太区已超越欧洲成为较大的车用晶片市场。

IC Insights估计，在2014至2019年间，来自汽车产业的晶片需求每年平均成长6.7%，比整体晶片产业在同期间的平均年成长速度4.3%高出2%以上。该机构将晶片产业分成六个应用领域，分别是汽车、电脑、消费性电子、通讯、政府/军事，以及工业/诊治。

 

汽车产业对晶片需求持续强劲，主要原因之一是汽车的日益增加的连线与自动化功能来自于越来越多的半导体元件；而汽车产业对晶片需求，相较于其他产业也较稳定，因为其产品设计与量产周期较长。

 

来自汽车产业的晶片需求每年平均成长6.7%，比整体晶片产业在同期间的平均年成长速度4.3%高出2%以上

 

根据IC Insights的报告，汽车搭载的新一代先进驾驶辅助系统(ADAS)的运算负担迅速攀升，为了支援更宽广的感测距离、更高的侦测精密度，还有执行更高性能的演算法以迅速有效反应许多不同的驾驶状况。

 

IC Insights估计，2015年车用IC销售额将在整体IC销售额2,871亿中占据7.3%；不过尽管比其他终端应用领域成长快速，车用IC领域在整 体IC市场占据的比例预期不会增加太多，到2019年，车用IC销售额估计在规模达3,587亿美元的整体IC市场比例仅增加至8.1%。

 

这是因为车用IC平均销售价格(ASP)持续下降，特别是类比元件、微控制器(MCU)以及特殊应用逻辑元件；这限制了车用IC在整体IC市场比例的更多成长。其他IC Insights的报告对车用IC市场的预测还包括：

 

·车用IC市场估计将在2015年衰退1%，但2016年可望出现7%的成长达到222亿美元规模，并在2019年进一步成长至292亿美元。

 

·亚太区预期将在2015年超越欧洲成为全球较大的车用IC市场，并到2019年都将是成长较强劲的车用IC区域市场(CAGR达10.4%)。

 

·类比IC与微控制器预测将继续市2015年车用IC市场较大的两个产品类别，所占比例分别为44%与30%；车用记忆体IC市场则预测在2018年将由2015年的16亿美元成长一倍，达到35亿美元规模。

 

编译：Judith Cheng

 

(参考原文： Automotive Market Supports Ailing Semiconductor Industry，by Christoph Hammerschmidt)

 

6.力拓IoT市场版图　传感器制造商加速新品布局

 

因应物联网设计需求，感测器制造商无不致力精进既有产品规格与效能，朝更高功能整合度和精准度，以及更小元件尺寸与耗电量发展；同时也积极扩增新产品线，如气体感测器、紫外线感测器等，皆是布局的焦点。

 

物联网(IoT)的三大关键架构，包括感知层、网路层及应用层。感测器(Sensor)在物联网中扮演重要角色，物联网应用层面广阔，进而引发各式感测器的需求不断增加，无论是智慧行动装置、建筑、汽车中，都可以看见其踪迹。

动作感测发展成熟　ST/Bosch看好环境感知

 

事实上，感测器发展较早是由汽车产业带动，而后任*(Nintendo)的Wii及苹果(Apple)iPhone的成功，则开启微机电系统(MEMS)感测器在消费性电子应用商机，而今物联网应用兴起，预料将驱动MEMS感测器的第三波成长。

 

Bosch Sensortec亚太区总裁百里博(Leopold Beer)表示，历经汽车与消费性电子的洗礼后，MEMS感测器的技术与产品已更臻成熟，包括加速度计、陀螺仪、磁力计、压力计、麦克风，以及多轴、多功能整合的Combo感测器，皆已触手可得。

 

下一阶段，物联网将成为驱动MEMS感测器成长的主要动力，并带动各种智慧感测器、致动器(Actuator)、特定应用感测节点(Application Specific Sensor Node, ASSN)，以及客制化解决方案和多样演算法的需求。

 

百 里博进一步指出，过去智慧型手机是先进MEMS感测器发展的要角，并衍生出加速度计、陀螺仪、磁力计、惯性量测单元(IMU)等动作感测器需求，因而能实 现更直觉的人机介面、扩增实境(Augmented Reality)、摄影防手震、活动监测，以及室内导航的多样应用。未来，MEMS的创新应用则将由物联网来主导，并朝向环境感知方向发展，包括高度计、 湿度计(Humidity)、温度计、气体感测器、环境光感测器等，都将愈来愈显重要。

 

意法半导体技术行销经理苏振隆则分析，MEMS感 测器在智慧型手机、平板等行动装置领域的应用已愈来愈成熟，因此未来MEMS感测器的发展将有两个重要变化，一是由行动市场扩张至其他应用领域，包括智慧 家电、汽车、工业及诊治等，另一则是由动作感知迈向环境感知，以实现更多样的感测功能。

 

也因此，意法半导体近期也推出一款紫外线(UV)感测器，经过阳光照射后可以直接呈现紫外线强度；且不若其他竞争对手推出的同类产品，只能单纯地显现UVA及UVB波长的讯息，该公司的感测器产品可直接呈现紫外线指数。

 

图1　ST紫外线感测器可直接输出紫外线指数资讯，大幅提升开发效率。

苏振隆进一步解释，至今全球仅意法半导体的紫外线感测器能直接呈现紫外线指数，其他竞争方案多半仍须利用额外的MCU来计算感测器所撷取的UVA/UVB波长指数，才能再转换成紫外线指数，因此耗电量相对也会增加。

 

除此之外，意法半导体的紫外线感测器尺寸只有2.5毫米(mm)×2.5mm×1mm，且产品已有与经验丰富的紫外线检测仪器做过验证，所以毋须担心感测出的结果不够*。

 

Bosch Sensortec也看好未来环境感测器市场，并瞄准行动装置、穿戴式装置，以及智慧家庭市场积极抢攻。以该公司近日推出的MEMS Combo环境感测器--BME680为例，已整合了大气压力、温度、湿度与气体(Gas)四种环境感测功能，且封装尺寸仅 3mm×3mm×0.93mm，为一款高整合环境感测器解决方案。

 

另一方面，Bosch Sensortec近日也与戴乐格(Dialog)共同推出低功耗智慧型感测器平台。此平台可支援穿戴式运算装置、沉浸式游戏(包括扩增实境)、3D室内定位，以及导航服务的手势辨识。

 

据 了解，此平台结合了戴乐格的DA14580系统单晶片(SoC)与Bosch Sensortec的三种低功耗感测器，包括BMM150三轴磁力计、BME280环境感测器，以及一款结合了三轴加速度计和三轴陀螺仪的BMI160； 值得注意的是，该感测器平台功率消耗低于500μA。

 

该公司的BMI160六轴惯性量测单元将一个16位元三轴Low-g加速度计和一个低功耗三轴陀螺仪整合在一颗晶片内。当加速度计与陀螺仪处于完整工作模式时，典型的电流消耗为950μA，仅为竞争对手推出解决方案的一半。

 

ams力推高精准/高整合穿戴感测元件

 

以往晶片商通常只出售晶片，而手机与穿戴式装置制造商必须自己思考元件如何搭配使用；奥地利微电子(ams)台湾区总经理李定翰认为，现在的客户需要的不是只有晶片，而是更高精准度、高整合度，以及高相容性的完整解决方案。

 

以奥地利微电子推出的心跳监测解决方案为例，其是一种用于腕带型装置后面的感测器，搭配不同发光二极体(LED)和演算法，便可测得心率、血氧饱和度及血压等生命体征。

 

除了元件高相容性之外，李定翰认为，“精准度”也是感测器元件的一大重要。该公司与其竞争对手的产品相较下，精准度可达二至三倍以上，甚至有些可以高达十倍。

 

据了解，若是感测器精准度偏低，其搜集而来的数据送至后台运算后可信度极低；所以装置测得的不单单只是心跳、血氧及血压等数据，而是其后面更广大的个人健康规画市场。

 

李定翰补充，现在医学进步，人类的生命周期延长，此装置可以延伸为使用者个人的健康管理设备，若是数据不够准确，该装置只能视为玩具而非设备，所以感测器的精准度十分重要。

图2　亚德诺半导体亚太区MEMS市场经理赵延辉表示，“低功耗”是所有感测器业者关注的技术重要，该公司推出的产品皆以低功耗为主要诉求。

 

ADI/QuickLogic开发低功耗/小体积元件

无论是何种感测器，皆会走向小尺寸、低功耗以及高整合的设计方式。亚德诺(ADI)半导体认为，穿戴式装置崛起将对于感测元件的功耗与体积有更进一步的要求。

 

亚德诺半导体亚太区MEMS市场经理赵延辉(图2)表示，“低功耗”一直是所有感测器业者关注的重要，该公司推出的产品皆以低功耗为主要导向。举例来说，中国小米手环中所使用的ADI感测器元件ADXL362(图3)，便是以低功耗着称。

 

该感测器元件是一款超低功耗、三轴MEMS加速度计，输出资料速率为100Hz时功耗低于2μA，在运动触发唤醒模式下功耗为270nA。与使用功率工作周期来实现低功耗的加速度计不同。

 

图3　ADI感测器元件ADXL362

另一方面，QuickLogic也认为节能低功耗的产品是感测器的一大重要。该公司推出灵敏且低功耗的感测器平台，此平台能以少量功耗提供比传统基于ARM Cortex-M4F微控制器(MCU)的感测器集线器(Sensor Hub)方案高出80%的运算效能。

 

QuickLogic 产品管理经验丰富总监Frank A. Shemansky, Jr.(图4)表示，该平台为一多核心的系统单晶片(SoC)，内含三个专属处理引擎，包括该公司的μDSP-like FFE、ARM Cortex-M4F MCU，以及一组前端感测器管理器。FFE和感测器管理器可进行大量演算处理，可将浮点MCU的工作周期降至较低。

图4　QuickLogic感测器集线器平台架构

QuickLogic设计的这一款灵敏且效率高能的平台，能在运行常时开启(Always On)语音触发和识别，同时其耗能低于350微安培，比以往基于MCU的解决方案为佳。

 

消费者胃口加大　东芝提升CMOS感测画素

 

如同MEMS感测器朝向小尺寸、低功耗与高功能整合发展，CMOS影像感测器的规格演进路线也大致相同。以东芝(Toshiba)为例，即不断致力朝这些方向努力。

 

图5　台湾东芝电子股份有限公司半导体行销部经理周彦勋表示，CMOS影像感测器规格将随着消费市场需求的变化，持续演进。

 

 

台 湾东芝电子半导体行销部经理周彦勋(图5)表示，未来拥有自动对焦、高画素及高解析的手机相机，方能符合消费者要求。目前市面上多款智慧型手机相机中的 CMOS影像感测器，皆已内建相位检测对焦(Phase Detection Auto Focus, PDAF)功能。东芝看好此一发展前景，不仅提升该公司CMOS感测器画素(Pixel)，也于其中内建PDAF快速对焦功能。

 

周彦勋强调，使用者对于手机相机画素要求越来越高，且照相功能也一直受到消费者关注，在此情况下，东芝的CMOS影像感测器，为因应市场上智慧型手机相机的需求，已推出800、1,300、1,600及2,000画素的解决方案，并于其中内建PDAF，实现快速对焦功能。

 

周彦勋补充，为了因应市场上的需求，东芝未来将开发Super Pixel，加强解析度与连拍，在高速连拍多张照片后，可合成一张超高解析度的影像；而目前该公司感测器的画素尺寸以1.12μm为主，未来会朝更微小化迈进。

 

显 而易见，物联网的发展风潮顺势带起了感测器的强大需求，相关厂商无不加速投入市场布局，但不论是何种感测器，低功耗、小尺寸、高精准、高整合是目前感测器 厂商在开发、设计产品时的重要考量。随着制造商争相推出消费者期待的解决方案，未来物联网中各式感测器产品将会更加完备，表现能力也将更上一层楼。新电子