天津市集成电路行业协会
搜索
搜索
关于集成电路企业优惠政策申请的提醒
关于集成电路企业优惠政策申请的提醒

行业协会

全部分类

相关资讯

暂时没有内容信息显示
请先在网站后台添加数据记录。
/
/
中芯*和Cadence共同推出用于65纳米的低功耗解决方案Reference Flow 4.0

中芯*和Cadence共同推出用于65纳米的低功耗解决方案Reference Flow 4.0

  • 分类:行业资讯
  • 作者:
  • 来源:中芯*集成电路制造有限公司
  • 发布时间:2009-11-02 17:34
  • 访问量:

【概要描述】

中芯*和Cadence共同推出用于65纳米的低功耗解决方案Reference Flow 4.0

【概要描述】

  • 分类:行业资讯
  • 作者:
  • 来源:中芯*集成电路制造有限公司
  • 发布时间:2009-11-02 17:34
  • 访问量:
详情
  全球电子设计创新先进企业Cadence设计系统公司(NASDAQ:CDNS)今天宣布推出一款多方面的低功耗设计流程,面向基于中芯*集成电路制造有限公司(中芯*”,纽约证交所股份代号:SMI;香港联合交易所股票代码:0981.HK)65纳米工艺的设计工程师。该流程以Cadence®低功耗解决方案为基础,通过使用一个单一、多方面的设计平台,可以更加快速地实现较高、低功耗半导体产品的设计。
 
  “目前,功耗已成为一个关键的设计制约因素,从技术和成本的角度来说,它同时序和面积一样重要”,SMIC设计服务中心副总裁刘明刚表示,“SMIC-CadenceReferenceFlow4.0具有先进的自动化低功耗设计功能,能够满足低功耗设计创新的需要。”
 
  通过低功耗芯片的设计实现,完成了对该设计流程的确认。上述芯片利用了SMIC的内部设计65纳米库,包括有效的电流源模型(ECSM)标准单元、功耗管理单元、PLL、SRAM和I/O库。该设计中所采用的低功耗技术包括功率门控和多电源/多电压(MSMV)技术,可以降低漏电和动态功耗消耗。
 
  “能率对许多新型半导体产品来说都是一个关键的要求,然而设计者有时却认为关注于功耗只是较近才刚刚兴起,因而伴随着很多风险”,Cadence公司产品营销副总裁SteveCarlson表示,“Cadence低功耗解决方案提供了多方面的、经过硅验证的从前端到后端的流程,面向基于SMIC的65纳米工艺技术的设计者,它包括对功能和结构的验证,同时提高了生产率。该解决方案快速、易用并经过了实践检验。”
客服热线
022-83945506 022-83945506
服务时间:
8:00 - 18:00
客服组:
在线客服

联系方式

关注我们

天津市集成电路行业协会